High level synthesis of ASICs under timing and synchronization constraints
by David C. Ku
- ISBN
- 0792392442
High level synthesis of ASICs under timing and synchronization constraints es un application specific integrated circuits, computer-aided design book de David C. Ku.
Descubre High level synthesis of ASICs under timing and synchronization constraints de David C. Ku, application specific integrated circuits.
Sobre el Autor
es el autor de High level synthesis of ASICs under timing and synchronization constraints. Explora su catálogo completo en Booklogr.
Explora más libros de David C. Ku →Ediciones y Formatos
Reseñas
Sin reseñas aún. ¿Has leído este libro? Comparte tus opiniones con la comunidad de Booklogr.
Iniciar sesión Inicia sesión para escribir una reseña
Preguntas Frecuentes
¿De qué género es High level synthesis of ASICs under timing and synchronization constraints?+
High level synthesis of ASICs under timing and synchronization constraints es un libro de Application specific integrated circuits, Computer-aided design, Application-specific integrated circuits, Design and construction, Data processing.
¿Quién escribió High level synthesis of ASICs under timing and synchronization constraints?+
High level synthesis of ASICs under timing and synchronization constraints fue escrito por David C. Ku.