High level synthesis of ASICs under timing and synchronization constraints
by David C. Ku
- ISBN
- 0792392442
High level synthesis of ASICs under timing and synchronization constraints est un application specific integrated circuits, computer-aided design book de David C. Ku.
Découvrez High level synthesis of ASICs under timing and synchronization constraints de David C. Ku, application specific integrated circuits.
À propos de l'auteur
est l'auteur de High level synthesis of ASICs under timing and synchronization constraints. Parcourez son catalogue complet sur Booklogr.
Explorez plus de livres de David C. Ku →Éditions et Formats
Critiques
Pas encore de critiques. Avez-vous lu ce livre ? Partagez vos impressions avec la communauté Booklogr.
Se connecter Connectez-vous pour écrire une critique
Questions Fréquentes
Quel est le genre de High level synthesis of ASICs under timing and synchronization constraints ?+
High level synthesis of ASICs under timing and synchronization constraints est un livre de Application specific integrated circuits, Computer-aided design, Application-specific integrated circuits, Design and construction, Data processing.
Qui a écrit High level synthesis of ASICs under timing and synchronization constraints ?+
High level synthesis of ASICs under timing and synchronization constraints a été écrit par David C. Ku.