High level synthesis of ASICs under timing and synchronization constraints
by David C. Ku
- ISBN
- 0792392442
High level synthesis of ASICs under timing and synchronization constraints è un application specific integrated circuits, computer-aided design book di David C. Ku.
Scopri High level synthesis of ASICs under timing and synchronization constraints di David C. Ku, application specific integrated circuits.
Sull'Autore
è l'autore di High level synthesis of ASICs under timing and synchronization constraints. Esplora il suo catalogo completo su Booklogr.
Esplora altri libri di David C. Ku →Edizioni e Formati
Recensioni
Nessuna recensione ancora. Hai letto questo libro? Condividi le tue impressioni con la comunità di Booklogr.
Accedi Accedi per scrivere una recensione
Domande Frequenti
Di che genere è High level synthesis of ASICs under timing and synchronization constraints?+
High level synthesis of ASICs under timing and synchronization constraints è un libro di Application specific integrated circuits, Computer-aided design, Application-specific integrated circuits, Design and construction, Data processing.
Chi ha scritto High level synthesis of ASICs under timing and synchronization constraints?+
High level synthesis of ASICs under timing and synchronization constraints è stato scritto da David C. Ku.